정의와 배경
수율은 웨이퍼 한 장을 가공하여 얻은 전체 다이(Die, 개별 칩 조각) 가운데 전기적·물리적 검사를 통과한 양품 다이의 비율로 정의된다. 예컨대 웨이퍼 한 장에서 300개의 다이가 나왔을 때 270개가 양품이면 수율은 90%다.
반도체 공정은 수백 단계의 미세 공정이 순차적으로 이루어지기 때문에, 어느 한 단계에서 발생한 결함이 이후 전 공정의 불량으로 이어진다. 미세 공정이 고도화될수록 단위 면적당 결함 발생 가능성이 커져 수율 확보는 더욱 어려워지는 경향이 있다.
수율에 영향을 미치는 요인과 종류
수율은 크게 공정 수율과 테스트 수율로 구분된다. 공정 수율은 웨이퍼 제조 단계에서 발생하는 파티클(먼지·이물질) 오염, 노광 정밀도, 식각 균일성 등 공정 변수에 의해 결정된다. 테스트 수율은 완성된 칩을 전기적으로 검사하여 최종적으로 규격을 충족하는 비율을 의미한다.
수율에 영향을 주는 요인으로는 클린룸 청정도, 포토마스크 품질, 소재·장비의 정밀도, 공정 레시피의 안정성 등이 있으며, 소부장(소재·부품·장비) 산업의 품질 수준이 수율과 직결된다.
왜 중요한가
수율은 반도체 원가 구조를 직접 결정한다. 웨이퍼 한 장을 가공하는 비용은 수율과 무관하게 거의 고정되어 있으므로, 수율이 높아질수록 양품 1개당 생산 원가가 낮아지고 수익성이 향상된다. 반대로 수율이 낮으면 대규모 설비 투자에도 불구하고 수익을 내기 어려워진다.
HBM과 같이 여러 칩을 수직으로 적층하는 첨단 패키징 제품의 경우, 개별 칩 수율에 더해 적층 공정 수율까지 확보해야 하므로 난이도가 배가된다. TSMC 등 세계 선도 파운드리 기업과의 경쟁에서 국내 기업이 앞서려면 미세 공정 전환 초기에 수율을 빠르게 안정화하는 역량이 결정적 변수가 된다.
반도체 메가프로젝트와의 연관성
대한민국 반도체 메가프로젝트(800조 원 규모)는 수도권 및 지방 거점에 대규모 반도체 클러스터를 조성하여 생산 역량을 집중하는 전략을 담고 있다. 클러스터 내에 소부장 기업과 팹이 인접하면 원자재 공급의 안정성이 높아지고 공정 이상 발생 시 신속한 대응이 가능해져 수율 관리에 유리한 환경이 조성된다.
정부와 기업이 수율 향상 기술 개발에 R&D 투자를 지속하는 것은, 생산 설비 증설만큼이나 중장기 경쟁력 확보에 필수적인 과제로 인식되고 있다.
※ 본 상세 설명은 용어집 데이터를 토대로 AI가 생성했습니다. 정확한 내용은 원문 출처를 우선하세요.