3nm 공정

정의와 배경

반도체 공정 노드(node)란 트랜지스터를 구성하는 회로 선폭의 기준 지표로, 숫자가 작을수록 더 미세한 가공 기술을 의미한다. 3nm 공정은 현재 상용화된 반도체 제조 기술 중 가장 앞선 노드 중 하나로, 삼성전자와 TSMC가 양산 경쟁을 벌이고 있는 초미세 공정이다. 다만 '3nm'라는 명칭은 실제 물리적 선폭을 정확히 반영하기보다는 이전 세대 대비 성능·밀도 개선 수준을 나타내는 마케팅·산업 관행적 표현에 가까우며, 실제 트랜지스터 구조는 핀펫(FinFET) 또는 게이트올어라운드(GAA, Gate-All-Around) 방식으로 구현된다.

작동 원리와 핵심 기술

3nm 공정에서는 트랜지스터 구조로 GAA(나노시트·나노와이어) 방식이 도입되는 것이 특징이다. GAA는 게이트가 채널을 사방으로 감싸는 구조로, 기존 FinFET 대비 누설 전류를 줄이고 전류 제어 능력을 높여 더 낮은 전압에서도 안정적으로 동작한다. 이를 통해 동일 성능에서 소비 전력 절감, 또는 동일 전력에서 연산 성능 향상이 가능하다.

초미세 공정 구현을 위해서는 EUV(극자외선) 리소그래피 장비가 필수적이며, 이는 네덜란드 ASML이 사실상 독점 공급하는 핵심 소부장 품목이다. 또한 공정이 미세화될수록 수율(정상 작동 칩 비율) 확보가 어려워져 설계·소재·장비 전반의 기술 수준이 동시에 뒷받침되어야 한다.

왜 중요한가

AI 연산을 수행하는 고성능 GPU·NPU, 스마트폰 AP 등 첨단 시스템 반도체는 성능과 전력효율을 극대화하기 위해 최신 공정 노드를 요구한다. AI 데이터센터 확장이 가속화되면서 3nm급 공정으로 제작된 AI 가속기 수요가 급증하고 있으며, 이는 파운드리 시장에서 선단 공정 확보 능력이 곧 국가 반도체 경쟁력으로 직결됨을 의미한다.

대한민국의 반도체 메가프로젝트(800조 원 규모)는 삼성전자·SK하이닉스를 중심으로 평택·용인 등 국내 클러스터에서 3nm 이하 선단 공정 생산능력을 확충하는 것을 핵심 목표 중 하나로 삼고 있다. TSMC와의 격차 축소 및 수율 안정화가 국내 파운드리 산업의 당면 과제로 꼽힌다.

정책·산업 실무 시사점

3nm 공정은 고도의 기술 집약성과 대규모 설비 투자(팹 1기 건설에 수십조 원 소요)를 요구하기 때문에, 정부의 세제 지원·인프라 구축·인력 양성 정책과 긴밀하게 연계된다. 또한 EUV 장비·포토레지스트·특수가스 등 소부장의 안정적 공급망 확보가 공정 연속성의 전제 조건이므로, 수출통제 등 지정학적 리스크 관리도 정책 과제로 부상하고 있다. 공무원 실무 관점에서는 선단 공정 투자 지원 정책의 효과를 평가할 때 단순 투자액 외에 수율·양산 시점·공정 세대 등 기술 지표를 함께 검토할 필요가 있다.